Retimer、Redriver、AEC 有什么不同？高速讯号延伸技术完整解析｜技术年份：2021

当 PCIe、Ethernet、AI Server 与 Data Center Interconnect 持续往更高 Data Rate 发展，高速讯号经过较长 PCB Trace、Connector 与 Cable 后，会面临更严格的：

Insertion Loss、Reflection、Crosstalk、Jitter 与 Signal Integrity

限制。

当被动 Channel 已无法维持足够 Signal Margin 时，常见的高速讯号延伸方案包括：

Redriver、Retimer、AEC（Active Electrical Cable）

但三者其实不是完全相同层级的技术。

PCI-SIG 将 Redriver 定义为非 Protocol-Aware 的讯号延伸组件，而 Retimer 则属于 Physical Layer Protocol-Aware 的 Extension Device；AEC 则是一种把主动式讯号处理电子组件整合进 Cable Assembly 的高速铜缆方案。

Retimer、Redriver、AEC 快速比较

项目	Redriver	Retimer	AEC
本质	主动式讯号调理 IC	讯号重新产生 IC	主动式高速 Cable Assembly
主要作用	Equalization、Gain、补偿高频损耗	Clock/Data Recovery、重新产生讯号	在 Cable 内整合 DSP／Retimer 等主动电路
Protocol Awareness	通常无	有，依协定设计	依内部架构与应用而定
是否重新产生 Clock	通常否	是	视 AEC 架构而定
处理累积 Jitter 能力	有限	较强，可重新建立讯号	视内部 DSP／Retimer 架构
功耗／复杂度	较低	较高	高于被动 DAC
典型使用方式	PCB／Board 上	PCB／Board／System 中	直接整合在线材两端
主要目的	延长有限 Channel Reach	将劣化讯号重新整理后再传输	延伸高速 Copper Cable Reach
与 Cable 的关系	组件	组件	完整 Cable Product

最重要的一点是：

Redriver 与 Retimer 是讯号处理技术；AEC 则是把主动式讯号处理整合进线材中的产品方案。

因此不能把 AEC 简单理解成「第三种 Retimer 芯片」。

Redriver 和 Retimer 到底差在哪？

Redriver 的工作方式相对直接。

高速讯号因 PCB、Connector 或 Cable 产生 Frequency-Dependent Loss 后，Redriver 可以透过：

**CTLE（Continuous Time Linear Equalizer）

• Gain
• Output Driver**

补偿部分高频损耗，使 Eye Opening 得到改善。

PCI-SIG 对 Redriver 的说明指出，它属于主要以 Analog Signal Conditioning 为基础、且不具 Protocol Awareness 的 Reach Extension Device。

但 Redriver 并不是重新建立一份全新的数字讯号。

如果输入端已累积：

• Jitter
• Noise
• Reflection
• Crosstalk
• Distortion

Redriver 能补偿部分 Loss，却不能像 Retimer 一样透过 Clock and Data Recovery 完整重新建立讯号时序。

Retimer 则更接近：

Receive → Equalize → Clock/Data Recovery → Re-transmit

它会接收已经劣化的高速讯号，Recover Clock 与 Data，再重新送出一份具有新 Timing Reference 的讯号。

因此可以把差异简化成：

Redriver 是「整理、补强原本的讯号」；Retimer 是「把数据重新判读，再重新产生讯号」。

PCI-SIG 也明确将 Retimer 定义为 Physical Layer Protocol-Aware、Software-Transparent 的 Extension Device。

为什么 Retimer 可以支持更困难的高速 Channel？

假设一条高速 Channel 已经因为距离与损耗造成讯号质量明显下降：

Host → Long PCB / Cable → Device

加入 Redriver 后，比较像：

Host → Loss → Signal Conditioning → Device

而加入 Retimer后，则可以概念化成：

Host → Channel A → Retimer → Channel B → Device

Retimer 将原本一条难以维持 Signal Integrity 的长 Channel，重新划分成多个较容易管理的 Electrical Segment。

这也是为什么 PCIe Server、Storage、GPU 与 AI Infrastructure 在高速率与较长 Physical Channel 中，会 increasingly 使用 Retimer。PCI-SIG 在 AI Infrastructure 的最新技术说明中，也将 Retimer 的主要价值定位为延伸 PCB、Cable 与 Enclosure 内的高速 PCIe Reach，同时重新 Equalize 与 Regenerate Signal。

但 Retimer 的代价通常也比较高，包括：

**Power

• Cost
• Latency
• PCB Area
• Thermal Design
• Protocol Complexity**

因此并不是所有高速 Link 都需要 Retimer。

如果原本 Channel Loss 已经符合 Interface Specification，就没有必要为了「规格看起来比较高级」而强制加入 Retimer 或 Redriver。PCI-SIG 同样指出，只要 Channel Loss 在规格允许范围内，就不一定需要额外的 Reach Extension Device。

AEC 是什么？和 Retimer 又有什么不同？

AEC 是：

Active Electrical Cable

也就是：

主动式电气线缆／主动式高速铜缆。

传统 DAC（Direct Attach Copper）主要依靠被动 Copper Channel 完成传输，因此当 Data Rate 提升或 Cable Length 增加后，Insertion Loss 会逐渐限制可用距离。

AEC 则将主动电子组件直接整合进 Cable Assembly，利用 DSP、Retimer／CDR 或其他 Signal Conditioning Architecture 补偿传输损耗。

Amphenol 对 AEC 的定义即指出，其 AEC 将 Retimer Technology 整合进 Cable，用来重新产生及 Equalize Signal，以突破被动 Copper Cable 的 Reach 与 Signal Integrity 限制。

因此三者的关系可以理解为：

Retimer
＝一种讯号重新产生技术／组件

AEC
＝可能利用 Retimer／DSP 等技术制成的一条完整 Active Cable

不同厂商的 AEC Architecture 并不一定完全相同，所以不能直接说：

「所有 AEC 都等于某一种固定 Retimer。」

AEC 是产品层级的概念，内部 Active Electronics 才是实际负责 Signal Conditioning 的技术。

AEC、DAC、Redriver、Retimer 怎么选？

没有一种方案适合所有高速 Link。

使用条件	常见评估方向
短距离、Channel Loss低	Passive DAC／不额外加入 Active Device
PCB Loss略高、需要有限补偿	Redriver
较长或复杂 PCIe Channel	Retimer
需要重新建立 Clock／Data	Retimer
短至中距离、高速 Copper Cable	AEC
Passive DAC 太粗、太长或 Loss不足	评估 AEC
更长距离或隔离需求高	AOC／Optical Transceiver
AI Server Rack内高密度互连	DAC／AEC／Optical依距离与功耗评估

AEC 的实际 Reach、Data Rate 与 Power 并没有一个通用固定值，必须依 Connector Form Factor、Lane Rate、Cable Architecture 与厂商规格确认。

例如目前商用 AEC 已涵盖 400G、800G 甚至更高速应用；Credo 现行 AEC Portfolio 提供 100G 至 1.6T 等级产品，而部分设计支持最长数公尺的高速 Copper Reach。这些数字属特定产品能力，不代表所有 AEC 都具有相同规格。

Retimer、Redriver、AEC 与 Signal Integrity 的关系

三种方案真正要解决的核心问题都是：

当被动高速 Channel 的 Signal Margin 不足时，如何维持可靠数据传输？

但处理方式不同：

SI 问题	Redriver	Retimer	AEC
Insertion Loss 补偿	✓	✓	✓
Equalization	✓	✓	✓
Clock Recovery	—	✓	视架构
重新产生数据	—	✓	视架构
Jitter Reset	有限	较强	视架构
Cable Reach Extension	间接	可	主要目的之一
完整线材整合	—	—	✓

所以在工程选型上，不应先问：

「Retimer、Redriver、AEC 哪个最好？」

而应先确认：

**Interface

• Lane Rate
• Channel Loss
• Cable Length
• Insertion Loss
• Jitter Budget
• Power
• Latency
• Cost
• Thermal**

再决定是否需要 Active Signal Extension。

为什么 AI Server 与 Data Center 越来越需要主动式讯号延伸？

AI Server 内部存在大量：

CPU、GPU、Accelerator、NIC、DPU、Switch、Storage

高速互连。

随着 PCIe、Ethernet 与 SerDes Lane Rate 持续提高，同样长度的 PCB 与 Copper Channel 会面对更严格的 Loss Budget。

因此系统设计开始出现更多：

Retimer
AEC
Flyover Cable
Active Copper
Optical Interconnect

等架构，用来降低高速讯号必须穿越长距离 PCB 的压力。

AEC 特别适合放在 Passive DAC Reach 不足、但又不一定需要全面转成 Optical 的应用区间。

2021 年已有 800G AEC 正式面向下一代 Data Center 与 AI Server 发表；现今 AEC 也已成为 AI Cluster Rack-Level Copper Interconnect 的重要技术选项之一。

Retimer、Redriver、AEC 核心结论

最简单可以记成：

Redriver：补偿讯号，但不重新建立 Clock 与 Data。

Retimer：Recover Clock／Data，再重新产生高速讯号。

AEC：把主动式 Signal Conditioning／Retiming 技术整合到 Cable Assembly 里。

因此三者不是单纯的：

低阶 → 中阶 → 高阶

关系。

真正的高速讯号延伸选型，需要依：

**Channel Loss

• Reach
• Data Rate
• Protocol
• Latency
• Power
• Cable Architecture
• Signal Integrity**

整体判断。

如果 Passive Channel 已经符合规格，最简单的方案通常就是最适合的方案；只有当高速讯号 Margin 不足时，才需要进一步考虑 Redriver、Retimer、AEC 或 Optical Interconnect。

SyncTronics 解决方案

高速传输系统是否需要 Redriver、Retimer 或 Active Cable，应从完整 Channel 条件评估，而不是只依标称带宽判断。SyncTronics 可依高速 Interface、Lane Rate、Cable Length、Connector、Insertion Loss、Impedance、Signal Integrity 与设备应用需求，协助评估高速 Cable Assembly 与电子互连方案，并针对 Server、Networking、Data Center 与 AI Infrastructure 等应用进行规格确认与客制化支持。

有线束、连接器、机电组件或客制化需求？欢迎与我们联络
如果您正在寻找合适的连接器、线材、线束加工、机电组件或电子互连解决方案，无论是产品选型、规格确认、少量试产（NPI）、OEM／ODM 客制化，或高速传输、高可靠度等特殊应用需求，金誉电子科技 可提供专业技术支持与评估。
欢迎前往【联络我们】页面，留下您的需求与联络信息。我们将以专业且快速的服务回复您的需求，根据您的产品规格、应用需求与项目条件，协助评估最适合的产品与电子互连解决方案，并提供相关技术建议与客制化支持，协助您缩短选型与开发时间、降低项目风险，让产品更顺利导入量产。期待有机会与您合作，为您的每一项项目需求提供值得信赖的技术支持与解决方案。

相关延伸文章

Signal Integrity是什么？高速线材SI与损耗阻抗解析｜金誉电子科技

PAM4 vs NRZ是什么？高速传输调变技术完整比较｜金誉电子科技

PCIe Gen4、Gen5、Gen6差在哪？带宽与Lane比较｜金誉电子科技

AI数据中心高速线材怎么选？DAC、AEC、AOC与光模块比较｜金誉电子科技

免责与交流声明
本内容系依公开信息与产业经验整理，仅供技术交流参考，不构成任何商业、技术或法律之建议或依据。内文所述之规格、材料、制程、应用方式及相关信息，可能因设计条件、环境因素或使用情境不同而有所差异，相关内容不保证其完整性、正确性或适用性。
读者应视实际应用情境，与相关设计或技术负责人员确认适用性，并自行评估相关风险。