PCIe Gen4、Gen5、Gen6 差在哪?带宽、Lane 与高速互连完整比较|技术年份:2022
PCIe Gen4、Gen5、Gen6 差在哪?带宽、Lane 与高速互连完整比较|技术年份:2022
PCI Express(PCIe)是 Server、GPU、AI Accelerator、NIC、NVMe SSD 与其他高速装置之间的重要互连接口。
从 PCIe Gen4 → Gen5 → Gen6,PCI-SIG 持续将每 Lane 传输率加倍:
16 GT/s → 32 GT/s → 64 GT/s
但 PCIe Gen6 的变化不只是「再快一倍」。Gen4、Gen5 延续 NRZ Signaling,而 Gen6 正式导入 PAM4、FLIT Mode、FEC 与 CRC,代表高速 PCIe 开始进入不同的 Electrical Signaling Architecture。
PCIe Gen4、Gen5、Gen6 快速比较
|
项目 |
PCIe Gen4 |
PCIe Gen5 |
PCIe Gen6 |
|
Raw Data Rate / Lane |
16 GT/s |
32 GT/s |
64 GT/s |
|
相对前一代 |
2× Gen3 |
2× Gen4 |
2× Gen5 |
|
Signaling |
NRZ |
NRZ |
PAM4 |
|
主要传输架构 |
128b/130b |
128b/130b |
FLIT Mode |
|
Error Protection |
PCIe既有机制 |
PCIe既有机制 |
FEC + CRC |
|
x16 双向总带宽级距 |
约 64 GB/s |
约 128 GB/s |
最高约 256 GB/s |
|
常见应用 |
GPU、NVMe、NIC、Server |
AI Accelerator、高速 NIC、Storage |
AI/ML、HPC、Data Center 高带宽互连 |
PCI-SIG 公开数据显示,PCIe 4.0 为 16 GT/s、PCIe 5.0 为 32 GT/s;PCIe 6.0 则提升至 64 GT/s,x16 Link 可提供最高约 256 GB/s Bidirectional Bandwidth。
PCIe 的 Lane 是什么?
PCIe 不是单一固定宽度的接口,而是可以透过多组 Lane 扩充带宽。
常见 Link Width 包含:
x1、x2、x4、x8、x16
Lane 数越多,在相同 PCIe Generation 下可以提供越高总带宽。PCI-SIG 也将这种可扩充 Link Width 视为 PCIe 的重要架构特色。
可以简化理解:
总带宽 ≈ 每 Lane 带宽 × Lane 数
因此,同样是 PCIe Gen5:
- x4 常见于高速 Storage
- x8 可用于 Accelerator、NIC 等设备
- x16 则常见于 GPU 与高带宽加速卡
但「x16」本身不代表速度,必须搭配 Generation 一起看。
例如:
PCIe Gen4 x16 ≠ PCIe Gen5 x16
虽然 Lane 数相同,但 Gen5 每 Lane Data Rate 是 Gen4 的两倍。
Gen4、Gen5、Gen6 的真正差别在哪?
最重要的差异可以分成三层:
1. 每 Lane Data Rate 持续加倍
Gen4:16 GT/s
Gen5:32 GT/s
Gen6:64 GT/s
因此相同 Lane Count 下,新一代 PCIe 可以提供更高带宽。
2. Gen6 从 NRZ 转向 PAM4
Gen4 与 Gen5 使用 NRZ,每个 Symbol 主要承载 1 Bit。
Gen6 改用 PAM4,利用四个讯号电平提高每个 Symbol 的信息量,使 Data Rate 可以从 32 GT/s 提升至 64 GT/s,同时避免 Nyquist Frequency 跟着直接加倍。
这也是为什么 PCIe Gen6 对:
Signal Integrity、Noise、Reflection、Crosstalk、Equalization
的要求更加严格。
3. Gen6 加入 FLIT、FEC 与 CRC
PCIe Gen6 为了因应 PAM4 较高的 Raw Bit Error Rate,引入:
**FLIT Mode
- FEC
- CRC**
PCI-SIG 的 Gen6 架构以固定 256-Byte FLIT 传输,并利用 FEC 与 CRC 进行错误修正与侦测,在提高 Data Rate 的同时维持可靠度与低延迟需求。
为什么 PCIe 速度越快,Cable 与 Connector 越难设计?
PCIe 每一代的速度加倍,并不代表只要换一颗更快的 IC 就能完成升级。
完整高速 Channel 可能包含:
CPU / GPU / Switch
→ PCB
→ Connector
→ Cable
→ Connector
→ PCB
→ Endpoint
当 Data Rate 从 16 GT/s 提升到 32 GT/s、64 GT/s 时,Channel 对以下参数会越来越敏感:
|
高速参数 |
对 PCIe Channel 的影响 |
|
Insertion Loss |
讯号衰减过大会降低 Receiver Margin |
|
Return Loss |
阻抗不连续造成 Reflection |
|
Crosstalk |
相邻 Lane 产生额外干扰 |
|
Differential Impedance |
失配会恶化反射与 SI |
|
Skew |
影响 Differential Pair 与多 Lane Timing |
|
Connector Transition |
PCB/Connector/Cable交界容易形成 Discontinuity |
PCI-SIG 对 PCIe 5.0 与 6.0 Connector/Cable Assembly 的技术讨论也特别指出,随着 32 GT/s 与 64 GT/s 导入,Loss、Reflection 与 Crosstalk 对整体系统性能的重要性持续提高。
PCIe Gen4、Gen5、Gen6 可以向下兼容吗?
PCIe 架构的重要特色之一就是维持 Backward Compatibility。
例如 PCIe 6.0 仍保留对前五代 PCIe Data Rate 的支持,而前代 PCIe 使用 NRZ、Gen6 高速模式则使用 PAM4。
但向下兼容不代表:
插上去就一定以最高速度运作。
实际 Link Speed 仍取决于:
- Host 支援的 PCIe Generation
- Endpoint 支援的 Generation
- Lane Width
- Connector/Cable Electrical Performance
- PCB Channel
- BIOS/Firmware
- Link Training
若 Gen5 装置连接到仅支持 Gen4 的 Host,Link 通常只能依双方共同支持的模式建立,而不是自动取得 Gen5 完整带宽。
PCIe Gen4、Gen5、Gen6 适合哪些应用?
|
应用 |
常见 PCIe 需求方向 |
|
NVMe SSD |
Gen4/Gen5 x4 |
|
GPU |
Gen4/Gen5 x16 |
|
AI Accelerator |
Gen5/Gen6 高带宽 Link |
|
NIC / DPU |
x8/x16 高速 PCIe |
|
Server / Data Center |
Gen4 → Gen5 → Gen6 持续升级 |
|
HPC |
高 Lane Count+高 Data Rate |
|
External / Cable Interconnect |
需特别确认 Channel Loss、Connector与Cable规格 |
SyncTronics 目前高速传输产品中亦包含 PCIe Gen4 External High-Speed Cable,主要可应用于 Server、External Storage、Accelerator Card、Expansion Chassis 与 HPC 等设备互连。
Gen6 是目前最新的 PCIe 吗?
不是。
PCI-SIG 已于 2025 年 6 月正式发布 PCIe 7.0 Specification,将 Raw Data Rate 再提升至 128 GT/s。因此 Gen4、Gen5、Gen6 应理解为目前高速运算市场的重要连续世代,而不是把 Gen6 视为 PCIe 技术终点。
但从 Cable、Connector 与 Signal Integrity 的角度来看,Gen4 → Gen5 → Gen6 特别值得比较,因为这三代清楚呈现:
16 GT/s NRZ
→ 32 GT/s NRZ
→ 64 GT/s PAM4
也就是 PCIe 高速互连从单纯提高 NRZ Signaling Rate,进一步跨入 PAM4 与 FLIT Architecture 的重要转折。
PCIe Gen4、Gen5、Gen6 核心结论
如果只记住四个重点:
PCIe Gen4:16 GT/s/Lane,NRZ。
PCIe Gen5:32 GT/s/Lane,NRZ,带宽再加倍。
PCIe Gen6:64 GT/s/Lane,改用 PAM4,并导入 FLIT、FEC 与 CRC。
x1、x4、x8、x16 代表 Lane 数,不代表 PCIe 世代;真正带宽必须同时看 Generation+Lane Count。
因此高速 PCIe 系统不能只问:
「这是 Gen4 还是 Gen5?」
更完整的工程判断应该是:
**PCIe Generation
- Lane Count
- Data Rate
- Signaling
- Channel Loss
- Connector
- Cable
- Signal Integrity**
一起评估。
SyncTronics 解决方案
PCIe 高速互连从 Gen4、Gen5 进入 Gen6 后,Cable 与 Connector 必须面对更高 Data Rate 与更严格的 Signal Integrity 要求。SyncTronics 可依 PCIe Generation、Lane Count、设备接口、线长、Connector、阻抗与 Channel 条件,协助评估 PCIe Cable Assembly 与高速电子互连方案;现有高速传输产品亦包含 PCIe Gen4 External High-Speed Cable,可应用于 Server、Storage、Accelerator、Expansion Chassis 与 HPC 等设备。
有线束、连接器、机电组件或客制化需求?欢迎与我们联络
如果您正在寻找合适的连接器、线材、线束加工、机电组件或电子互连解决方案,无论是产品选型、规格确认、少量试产(NPI)、OEM/ODM 客制化,或高速传输、高可靠度等特殊应用需求,金誉电子科技 可提供专业技术支持与评估。
欢迎前往【联络我们】页面,留下您的需求与联络信息。我们将以专业且快速的服务回复您的需求,根据您的产品规格、应用需求与项目条件,协助评估最适合的产品与电子互连解决方案,并提供相关技术建议与客制化支持,协助您缩短选型与开发时间、降低项目风险,让产品更顺利导入量产。期待有机会与您合作,为您的每一项项目需求提供值得信赖的技术支持与解决方案。
相关延伸文章
PAM4 vs NRZ是什么?高速传输调变技术完整比较|金誉电子科技
Signal Integrity是什么?高速线材SI与损耗阻抗解析|金誉电子科技
100Ω差分阻抗是什么?高速Cable与Connector阻抗控制|金誉电子科技
AI数据中心高速传输|400G、800G、1.6T网络架构解析|金誉电子科技
免责与交流声明
本内容系依公开信息与产业经验整理,仅供技术交流参考,不构成任何商业、技术或法律之建议或依据。内文所述之规格、材料、制程、应用方式及相关信息,可能因设计条件、环境因素或使用情境不同而有所差异,相关内容不保证其完整性、正确性或适用性。
读者应视实际应用情境,与相关设计或技术负责人员确认适用性,并自行评估相关风险。