Signal Integrity 是什么？高速线材的插入损耗、回波损耗、串扰与阻抗完整解析｜技术年份：2022

高速传输线材不能只看「可以跑几 G」。

当接口从 PCIe、USB4、100G／200G Ethernet 持续往更高速率发展时，即使 Connector 外型正确、线材能正常导通，也不代表高速数据一定能可靠传输。

真正需要确认的是整条高速传输路径的：

Signal Integrity（SI，讯号完整性）

其中最常见也最重要的几个工程指针包括：

Insertion Loss（插入损耗）
Return Loss（回波损耗）
Crosstalk（串扰）
Characteristic Impedance（特性阻抗）

PCI-SIG 在 2026 年高速 Cable Electrical Requirements 的技术议题中，同样将 Insertion Loss、Integrated Return Loss、Crosstalk、Skew 与 Compliance Methodology 列为高速线材的重要电气评估项目；Anritsu 对 Data Center 与 HPC 高速 Differential Interconnect 的验证也以 Differential Insertion Loss、Return Loss、Crosstalk 与 Impedance Discontinuity 为核心 SI 指标。

所以 Signal Integrity 不是单一规格，而是一整套用来确认：

讯号从 Transmitter 经过 PCB、Connector、Cable，再到 Receiver 后，是否仍具有足够质量被正确判读的工程概念。

Signal Integrity 是什么？

Signal Integrity，简称 SI，主要用来描述高速 Electrical Signal 在整个传输路径中，能否维持足够的：

• Waveform Quality
• Amplitude
• Timing Margin
• Noise Margin
• Data Reliability

高速系统中的问题通常不是「完全没有讯号」，而是讯号经过传输路径后发生：

• Attenuation
• Reflection
• Crosstalk
• Jitter
• Distortion
• Noise

最后造成 Receiver 判断错误。

TE Connectivity 也指出，I/O Speed 提高后，Return Loss、Insertion Loss 与 Crosstalk 等因素会变得更加难以控制，直接形成高速 Interconnect 的 Signal Integrity 挑战。

高速讯号不是只经过一条 Cable

实际高速数据路径通常不是：

Transmitter → Cable → Receiver

这么简单。

更完整的 Channel 概念可能是：

SerDes / Transmitter
↓
IC Package
↓
PCB Trace
↓
Connector
↓
High-Speed Cable
↓
Connector
↓
PCB Trace
↓
Receiver / SerDes

因此最后的 Signal Integrity 是：

整个 End-to-End Channel 共同决定，而不是只由 Cable 或 Connector 单独决定。

PCI-SIG 在讨论下一代 PCIe Electrical Interconnect 时，也特别强调 End-to-End Link Optimization，必须同时降低 Reflection 与 Crosstalk，并控制整体 Pad-to-Pad Loss；Fly-over Cable 等技术则可用来降低部分 PCB Insertion Loss 压力。

Signal Integrity 四大核心指标快速比较

指标	主要代表什么	问题太严重可能造成
Insertion Loss	讯号经过 Channel 后衰减多少	Receiver 收到的讯号过弱
Return Loss	因阻抗不匹配而产生多少反射	Reflection、波形失真
Crosstalk	相邻讯号彼此耦合多少干扰	Noise、Eye Closure、Data Error
Characteristic Impedance	Transmission Line 的电磁传输特性	Impedance Discontinuity、Reflection

这四个参数不是彼此独立。

例如：

Impedance 不连续
→ Reflection 增加
→ Return Loss 表现恶化
→ 接收端波形受到影响

而线材排列与 Connector Pin Field 不佳：

Coupling 增加
→ Crosstalk 增加
→ Noise Margin 降低

因此真正的 SI Design 是整个 Channel 的平衡设计。

Insertion Loss 插入损耗是什么？

Insertion Loss 可以理解成：

讯号从 Channel 输入端传到输出端时，失去了多少能量。

高速电讯号经过：

• PCB Trace
• Connector
• Contact
• Cable Conductor
• Dielectric Material

时，都可能产生不同程度的 Loss。

Anritsu指出，Cable Insertion Loss 会随 Cable Type、Operating Frequency 与 Cable Length 改变；一般被动传输线中，频率或线长增加时，损耗通常也会增加。

为什么高速线材会产生 Insertion Loss？

常见原因包括：

1. Conductor Loss

导体本身具有电阻，高频下还需考虑 Skin Effect 等高频效应。

2. Dielectric Loss

讯号传播时，绝缘材料本身也会造成能量损耗。

3. Cable Length

相同 Cable Structure 下，传输距离增加通常代表更大的累积 Loss。

4. Connector 与 Transition

Connector、PCB Launch、Via 与不同结构转换都可能增加 Channel Loss 或产生额外 Discontinuity。

因此高速 Cable Assembly 不能只看「线材本体」，Connector 与 Cable Termination 同样重要。

Insertion Loss 是越低越好吗？

原则上，在其他条件相同时：

Loss 越小，通常越有利。

但工程报告必须先确认数值的表示方式。

如果 Insertion Loss 以「正的衰减值」表示，例如：

3 dB、6 dB、10 dB

通常数字越小代表衰减越少。

但如果 VNA 或 S-Parameter 图直接显示：

S21 / Sdd21

通常会看到负的 dB 数值，此时：

越接近 0 dB → Loss 越小

例如概念上：

-3 dB

会比：

-10 dB

代表较少的传输损耗。

所以看高速 Cable Test Report 时，不能单纯说：

「dB 越大越好」或「越小越好」。

必须先确认它是：

Insertion Loss 的正值表示

还是：

S-Parameter 的负值表示。

Return Loss 回波损耗是什么？

Return Loss 主要用来评估：

讯号传输时，有多少能量因阻抗不匹配而反射回来源端。

理想情况下，高速讯号一路经过：

PCB → Connector → Cable → Connector → PCB

各段 Transmission Line 的 Impedance 应尽可能保持一致。

如果中间突然出现：

• Connector Geometry Change
• Contact Transition
• PCB Via
• Cable Termination
• Conductor Spacing Change
• Impedance Discontinuity

部分讯号能量就可能被反射。

高速系统会因此产生：

• Ringing
• Overshoot
• Undershoot
• Waveform Distortion
• Timing Margin Reduction

USB-IF 的高速 Type-C／USB4 Compliance Requirement 即会同时评估 Insertion Loss、Integrated Return Loss 与 Crosstalk，反映这些参数都是高速 Channel Compliance 的一部分。

Return Loss 是越大还是越小越好？

这里也要注意表示方式。

如果使用传统正值：

Return Loss = -20 log |Reflection Coefficient|

则通常：

Return Loss 数字越大 → Reflection 越小 → 越理想。

但如果测试图直接显示：

S11 / Sdd11

通常是负 dB，因此：

数值越负，通常代表反射越低。

例如：

S11 = -20 dB

通常比：

S11 = -8 dB

具有较低反射。

这也是为什么阅读 VNA、S-Parameter 或 Cable Compliance Report 时，一定要先确认图表定义，不能只比较数字大小。

Insertion Loss 与 Return Loss 差在哪？

可以用一个简单比喻理解：

Insertion Loss

关心：

有多少讯号成功往前走，但途中被衰减了？

Return Loss

关心：

有多少讯号因为阻抗不连续而被反射回来？

所以：

Insertion Loss = Forward Transmission Loss

Return Loss = Reflection Performance

两者都会影响 Receiver 最后看到的讯号质量，但代表的物理问题不同。Keysight 与 Anritsu 的高速 Interconnect 测试方案也会将两者分开量测。

Crosstalk 串扰是什么？

Crosstalk 是：

一条讯号路径的电磁能量耦合到另一条邻近讯号路径，造成非预期干扰。

高速 Differential Pair、PCB Trace、Connector Pin 或 Cable Pair 排得很靠近时，电场与磁场之间可能产生 Coupling。

Samtec指出，Connector 内部的 Crosstalk 本质上与电容性及电感性耦合有关，Pin Arrangement、Ground Reference 与 Shielding 都会影响实际高速讯号表现。

常见 Crosstalk 类型包括：

NEXT

Near-End Crosstalk

在干扰讯号来源较靠近的一端观察到的串扰。

FEXT

Far-End Crosstalk

在 Channel 较远程观察到的串扰。

Keysight 的高速 Ethernet Cable／Interconnect Compliance 测试中，即会依应用评估 NEXT、FEXT、PSNEXT、PSFEXT 等不同 Crosstalk 指标。

Crosstalk 为什么对高速 Cable 特别重要？

当 Cable Assembly 同时包含多组高速 Differential Pair 时，每一组讯号都可能成为：

Aggressor

也可能是：

Victim

如果 Pair-to-Pair Isolation 不足，就可能让其他 Channel 的高速讯号变成额外 Noise。

常见改善方向包括：

• 控制 Pair Spacing
• 优化 Pair Geometry
• Ground／Shield Design
• Connector Pin Assignment
• Differential Pair Balance
• Cable Shielding
• 降低不必要的 Parallel Coupling Length

Anritsu与Samtec在2026年的高速 Interconnect Characterization 中，实际量测的项目即包含 Insertion Loss、Return Loss、NEXT、FEXT 与 Skew，显示多 Lane Cable 的 SI 不只要看单一 Lane 的传输损耗，也必须评估 Lane 之间的 Coupling。

Characteristic Impedance 特性阻抗是什么？

Characteristic Impedance 不是单纯用电表量到的：

DC Resistance。

它是 Transmission Line 在电磁波传播时，由其：

• Conductor Geometry
• Conductor Spacing
• Dielectric Material
• Dielectric Constant
• Structure

共同决定的传输特性。

高速 Differential Cable、PCB Trace 与 Connector 通常都必须依接口规格控制对应的 Differential Impedance。

重要的是：

不是所有高速接口都固定使用 100Ω。

不同 Interface 可能有不同的 Target Impedance，因此应依正式 Interface Specification 设计，而不是看到「高速线材」就直接套用相同阻抗。

Samtec的高速 Interconnect 技术资料也将 System Impedance 列为 Connector Selection 与 Signal Integrity Design 的核心条件之一。

为什么 Impedance 不匹配会造成 Reflection？

假设一个高速讯号原本沿着稳定的 Transmission Line 传播。

途中突然从：

Z₁

进入：

Z₂

如果两段 Impedance 差异过大，部分能量就无法完全往前传送，而会产生 Reflection。

因此高速 Channel 最重要的设计原则之一，不是要求所有结构完全没有变化，而是：

尽可能减少过大的 Impedance Discontinuity。

实务上常见容易产生 Discontinuity 的位置包括：

• PCB Via
• Connector Contact
• Cable-to-Connector Transition
• Solder Joint
• Crimp Area
• Pair Geometry Change
• PCB Launch

Anritsu目前的高速 Differential Interconnect Test 也会透过 VNA 与 Time-Domain／TDR-like Analysis 观察 Impedance Discontinuity 与 Interconnect Behavior。

为什么 Connector 会影响 Signal Integrity？

Connector 在低速系统中可能看起来只是一个：

Mechanical Connection

但到了高速传输环境，它其实是整条 Transmission Line 的一部分。

高速 Connector 的：

• Contact Length
• Pin Arrangement
• Ground Assignment
• Pair Spacing
• Shielding
• Launch Geometry
• Material
• Mating Structure

都可能影响：

Impedance
Insertion Loss
Return Loss
Crosstalk

Samtec也指出，Connector Stack Height、Signal-to-Ground Arrangement 与 Ground Shielding 都可能影响高速 Signal Quality；较短的高速 Signal Path 通常有利于降低 Reflection 与 Crosstalk 发生作用的程度。

所以：

高速 Cable 表现很好，不代表加上一个不适合的 Connector 后，整条 Channel 仍然会很好。

高速 Cable 的结构如何影响 SI？

Cable 本体常见的影响因素包括：

Cable 设计因素	主要影响
Conductor Size	Conductor Loss、Cable Size
Pair Geometry	Differential Impedance、Balance
Pair Spacing	Crosstalk
Dielectric Material	Loss、Impedance、Propagation
Shielding	EMI、Pair-to-Pair Coupling
Cable Length	Insertion Loss、Timing
Termination	Reflection、Return Loss
Manufacturing Tolerance	Impedance Consistency、Skew

因此真正高质量的高速 Cable Assembly，关键不只是使用某一种「高级材料」，而是整个：

Geometry + Material + Process + Connector + Termination

能否稳定维持设计要求。

Skew 为什么也重要？

高速 Differential Signal 是利用一对讯号：

P / N

共同传输数据。

如果 Differential Pair 两条导体的：

• Physical Length
• Electrical Length
• Dielectric Environment

差异过大，就可能产生：

Intra-Pair Skew

另外多 Lane 系统也可能关注：

Lane-to-Lane Skew

Keysight 的 USB Type-C Cable Compliance Test 就包含 Propagation Delay、Intra-pair Skew、Differential Impedance、Insertion Loss、Return Loss 与 Crosstalk 等多项量测。

这再次说明：

Signal Integrity 不能只靠一个 dB 数字判断。

S-Parameter 是什么？

高速 Interconnect 常用：

S-Parameters（Scattering Parameters）

描述不同 Port 之间高频讯号的传输与反射行为。

简化理解：

S21

代表：

Port 1 → Port 2 的传输

常与 Insertion Loss 相关。

S11

代表：

Port 1 的反射

常与 Return Loss／Reflection 相关。

Differential High-Speed Channel 则常看到：

Sdd21、Sdd11

等 Mixed-Mode S-Parameter。

VNA（Vector Network Analyzer）就是高速 Cable、Connector 与 PCB Interconnect 量测 S-Parameter 的重要设备之一；Anritsu与Keysight的高速 Interconnect Test Solution 均以 VNA 进行相关 Characterization。

TDR 又是做什么？

TDR（Time Domain Reflectometry）主要从 Time Domain 观察 Transmission Line 的反射与 Impedance Variation。

可以帮助工程师判断：

阻抗问题大约出现在 Channel 的哪个位置。

例如：

PCB → Connector → Cable

如果中间某处突然出现明显 Impedance Discontinuity，TDR 就能协助定位。

所以可以简单理解：

VNA / S-Parameter
→ 看 Frequency Domain Performance

TDR
→ 看 Time Domain／Impedance Profile

实际高速 SI Verification 往往会搭配两种观察方式，而不是只看单一测试结果。Anritsu目前的高速 Interconnect Solution 同样结合 Differential S-Parameter 与 TDR-like Time-Domain Analysis。

Eye Diagram 和这四个参数有什么关系？

Insertion Loss、Reflection、Crosstalk、Jitter 等问题最后都可能反映到 Receiver 所看到的 Waveform。

Eye Diagram 可以将大量 Bit Waveform 迭加，形成类似「眼睛」的图形。

如果 SI 状况较差，可能看到：

• Eye Height 下降
• Eye Width 下降
• Noise 增加
• Jitter 增加
• Eye Closure

但 Eye Diagram 是最后 Signal Quality 的综合观察方式之一，不应取代对：

Insertion Loss
Return Loss
Crosstalk
Impedance

等 Channel Parameter 的分析。

高速 Cable Test 应该只看单一数字吗？

不应该。

假设两条 Cable：

Cable A

Insertion Loss 很低，但 Return Loss 很差。

Cable B

Insertion Loss稍高，但：

• Impedance稳定
• Reflection较低
• Crosstalk较低

不代表 Cable A 就一定比较好。

真正判断必须回到：

Interface Compliance Mask / Limit

以及整体：

Channel Budget

是否符合要求。

因此高速 Cable Engineering 的重点不是追求某一项参数「数字最好看」，而是：

整条 Channel 在指定频率、Data Rate、Length 与 Application 下能通过完整 Compliance Requirement。

Signal Integrity 与 Data Rate 的关系

Data Rate 越高，不代表单纯把 Cable 做粗就能解决。

当 SerDes Speed 持续上升，高频 Energy 也会延伸到更高 Frequency Range，对：

• Material Loss
• Connector Transition
• Impedance Discontinuity
• Crosstalk
• PCB Routing
• Testing Bandwidth

的要求都会提高。

2026 年 Anritsu 与 FIT 已展示 448G-per-Lane Twinax Cable 的开发与量测，并指出随高速 Copper Interconnect 从 224G/Lane PAM4 往更高速世代发展，Attenuation、Reflection、Crosstalk、Thermal 与 Connector Performance 的挑战持续提高。

这也是为什么 AI Server 与下一代 Data Center Interconnect 越来越重视 SI。

Signal Integrity 对 AI Data Center 有什么重要性？

AI Infrastructure 内部存在大量：

GPU
NIC / DPU
Switch
Server
Rack

高速互连。

从 100G、200G、400G、800G 到更高速 Ethernet，以及 PCIe 等高速接口，数据率持续提升后，Cable／Connector 已经不能只被视为被动配件。

只要整条 Channel 的 SI 不足，就可能需要：

• Shorter Reach
• Better Cable
• Better PCB Material
• Retimer
• Equalization
• Different Connector
• Optical Interconnect

来重新取得足够 Margin。

PCI-SIG也指出，Retimer与Fly-over Cable等技术正被用来处理高速 Channel Insertion Loss 与 Electrical Reach 的限制。

高速 Cable Signal Integrity 选型应该看什么？

实际 Cable Assembly 选型可以先确认：

1. Interface

例如：

Ethernet
PCIe
USB
SAS

2. Data Rate / Lane Rate

确认：

Total Bandwidth

以及：

Per-Lane Data Rate

3. Target Impedance

依正式 Interface Specification 确认 Differential／Single-Ended Impedance。

4. Cable Length

确认传输距离是否符合 Channel Loss Budget。

5. Insertion Loss

确认指定 Frequency Range 的 Transmission Loss。

6. Return Loss

确认 Channel Reflection 是否符合要求。

7. Crosstalk

多 Pair／Multi-Lane Cable 特别重要。

8. Skew

确认 Differential Pair 与 Multi-Lane Timing Consistency。

9. Connector

不能只确认 Mechanical Mating，也要确认 High-Speed Electrical Performance。

10. Complete Channel

最后确认：

PCB + Connector + Cable + Receiver

而不是只确认单一 Cable 规格。

四大 SI 指标应该怎么记？

最简单的方式：

Insertion Loss：讯号往前走时，掉了多少。

Return Loss：讯号因阻抗不匹配，被反射多少。

Crosstalk：隔壁讯号跑进来干扰多少。

Characteristic Impedance：整条高速 Transmission Line 是否维持设计要求。

而真正的 Signal Integrity 是：

这些因素共同作用后，Receiver 是否仍能可靠判读资料。

Signal Integrity 核心结论

高速传输不是：

Connector 接得上
＋
Cable 导得通
＝
一定能高速传输。

更完整的工程逻辑应该是：

**Interface Specification

• Lane Rate
• Characteristic Impedance
• Insertion Loss
• Return Loss
• Crosstalk
• Skew
• Connector
• Cable Length
• Complete Channel**

共同决定最后的 Signal Integrity。

尤其当高速接口持续往更高 Lane Rate 发展时，Cable、Connector 与 PCB 都已经成为完整高速 Channel 的一部分。

因此真正好的高速互连设计，不只是追求「速度更快」，而是：

在目标数据速率与传输距离下，仍保有足够的 Signal Margin，让数据可以稳定、可靠地从 Transmitter 到达 Receiver。

常见问题

Signal Integrity 是什么？

Signal Integrity 是用来描述 Electrical Signal 经过完整传输路径后，是否仍能维持足够的波形、振幅、Timing 与 Noise Margin，使 Receiver 能可靠判读数据的工程概念。高速系统通常需同时评估 Insertion Loss、Return Loss、Crosstalk、Impedance、Jitter 与其他 Channel Parameters。

Insertion Loss 和 Return Loss 有什么差别？

Insertion Loss 主要描述讯号往前传输时的能量衰减；Return Loss 则描述因 Impedance Mismatch 造成的反射程度。两者代表不同的 Signal Integrity 问题。

高速 Cable 的 Insertion Loss 越低越好吗？

在相同条件与相同规格下，较低 Loss 通常较有利，但必须确认报告采用的是正值 Attenuation 或负值 S21／Sdd21 表示方式，并以正式 Interface Compliance Limit 为判断标准。

为什么高速 Cable 要做阻抗控制？

因为较大的 Impedance Discontinuity 会增加 Reflection，进一步影响 Return Loss 与接收端 Signal Quality。高速 Cable、Connector 与 PCB 应依所使用的 Interface Specification 控制对应 Transmission Line Impedance。

高速 Cable 要怎么测 Signal Integrity？

常见方式包括使用 VNA 量测 S-Parameter、Insertion Loss、Return Loss、Crosstalk，再搭配 TDR／Time-Domain Analysis 观察 Impedance Profile；实际 Compliance Test 项目则依 Ethernet、PCIe、USB 等接口标准而不同。

SyncTronics 解决方案

高速 Cable Assembly 的 Signal Integrity 需从完整 Channel 评估，而不能只看 Connector 外型或标称传输速率。SyncTronics 可依实际设备界面、Lane Rate、线长、Characteristic Impedance、Cable Structure、Connector 与应用环境，协助评估高速传输线、Cable Assembly 与电子互连方案。SyncTronics 现有高速传输产品涵盖 SFP28、QSFP28、QSFP56、Mini-SAS HD 等接口，可依实际设备与项目条件进行规格确认。

有线束、连接器、机电组件或客制化需求？欢迎与我们联络

如果您正在寻找合适的连接器、线材、线束加工、机电组件或电子互连解决方案，无论是产品选型、规格确认、少量试产（NPI）、OEM／ODM 客制化，或高速传输、高可靠度等特殊应用需求，金誉电子科技 可提供专业技术支持与评估。

欢迎前往【联络我们】页面，留下您的需求与联络信息。我们将以专业且快速的服务回复您的需求，根据您的产品规格、应用需求与项目条件，协助评估最适合的产品与电子互连解决方案，并提供相关技术建议与客制化支持，协助您缩短选型与开发时间、降低项目风险，让产品更顺利导入量产。期待有机会与您合作，为您的每一项项目需求提供值得信赖的技术支持与解决方案。

相关延伸文章

QSFP28、QSFP56、QSFP-DD差在哪？速率与Lane比较｜金誉电子科技

AI数据中心高速线材怎么选？DAC、AEC、AOC与光模块比较｜金誉电子科技

AI数据中心高速传输｜400G、800G、1.6T网络架构解析｜金誉电子科技

硅光子是什么？Silicon Photonics与AI高速光互连解析｜金誉电子科技

免责与交流声明

本内容系依公开信息与产业经验整理，仅供技术交流参考，不构成任何商业、技术或法律之建议或依据。内文所述之规格、材料、制程、应用方式及相关信息，可能因设计条件、环境因素或使用情境不同而有所差异，相关内容不保证其完整性、正确性或适用性。
读者应视实际应用情境，与相关设计或技术负责人员确认适用性，并自行评估相关风险。